

(19) BUNDESREPUBLIK DEUTSCHLAND

① Offenlegungsschrift② DE 100 26 255 A 1

(5) Int. CI.7: H 01 L 33/00



DEUTSCHES
PATENT- UND
MARKENAMT

(2) Aktenzeichen: 100 26 255.4
 (2) Anmeldetag: 26. 5. 2000
 (3) Offenlegungstag: 8. 11. 2001

DE 100 26 255 A

66 Innere Priorität:

200 09 283. 9

26. 04. 2000

(7) Anmelder:

OSRAM Opto Semiconductors GmbH & Co. oHG, 93049 Regensburg, DE

(74) Vertreter:

Epping, Hermann & Fischer, 80339 München

(72) Erfinder:

Mundbrod-Vangerow, Manfred, 93049 Regensburg, DE; Hahn, Berthold, Dr., 93155 Hemau, DE

66 Entgegenhaltungen:


DE 29 15 888 C2
DE 199 21 987 A1
DE 197 53 492 A1
DE 100 00 088 A1
DE 40 38 216 A1
EP 03 56 037 A2
WO 92 13 363 A2

JP 10-150 220 A (abstract). JPO, 1998; JP 11-74 558 A (abstract). JPO, 1999;

Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen

Prüfungsantrag gem. § 44 PatG ist gestellt

- Lumineszenzdiosdenchip auf der Basis von GaN und Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip auf der Basis von GaN
- Lumineszenzdiodenchip mit einem elektrisch leitfähigen und strahlungsdurchlässigen Substrat, bei dem die Epitaxieschichtenfolge (3) auf ihrer vom Substrat (2) abgewandten p-Seite (9) im Wesentlichen ganzflächig mit einer reflektierenden, bondfähigen p-Kontaktschicht (6) versehen ist. Das Substrat (2) ist an seiner von der Epitaxieschichtenfolge (3) abgewandten Hauptfläche (10) mit einer Kontaktmetallisierung (7) versehen, die nur einen Teil dieser Hauptfläche (10) bedeckt, und die Lichtauskopplung aus dem Chip (1) erfolgt über den freien Bereich der Hauptfläche (10) des Substrats (2) und über die Chipflanken (14). Ein weiterer Lumineszenzdiodenchip weist ausschließlich Epitaxieschichten auf. Die p-leitende Epitaxieschicht (5) auf ihrer von der n-leitenden Epitaxieschicht (4) abgewandten Hauptfläche (9) im Wesentlichen ganzflächig mit einer reflektierenden, bondfähigen p-Kontaktschicht (6) versehen und die n-leitende Epitaxieschicht (4) ist auf ihrer von der p-leitenden Epitaxieschicht (5) abgewandten Hauptfläche (8) mit einer n-Kontaktschicht (7) versehen, die nur einen Teil dieser Hauptfläche bedeckt. Die Lichtauskopplung aus dem Chip (1) erfolgt über den freien Bereich der Hauptfläche (8) der n-leitenden Epitaxieschicht (4) und über die Chipflanken (14).



٠.,

-

Beschreibung

[0001] Die Erfindung bezieht sich auf einen Lumineszenzdiodenchip nach dem Oberbegriff des Patentanspruches 1 oder 3 sowie auf ein Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip auf der Basis von GaN.

[0002] Bei der Herstellung von Lumineszenzdiodenchips auf der Basis von GaN besteht das grundlegende Problem, daß die maximal erzielbare elektrische Leitfähigkeit von p- 10 dotierten Schichten, insbesondere von p-dotierten GaNoder AlGaN-Schichten, nicht ausreicht, um mit bei herkömmlichen Lumineszenzdiodenchips aus anderen Materialsystemen üblicherweise verwendeten Vorderseitenkontakten, die zur Erzielung möglichst hoher Strahlungsauskopp- 15 lung nur einen Bruchteil der Vorderseite des Chips bedekken, eine Stromaufweitung über den gesamten lateralen Querschnitt des Chips zu erzielen.

[0003] Ein Aufwachsen der p-leitenden Schicht auf ein elektrisch leitendes Substrat, wodurch eine Stromeinprä- 20 gung über den gesamten lateralen Querschnitt der p-leitenden Schicht möglich wäre, führt zu keinem wirtschaftlich vertretbarem Ergebnis. Die Gründe hierfür sind, daß die Herstellung von elektrisch leitenden gitterangepaßten Substraten (z. B. GaN-Substraten) für das Aufwachsen von 25 GaN-basierten Schichten mit hohem technischen Aufwand verbunden ist und daß das Aufwachsen von p-dotierten GaN-basierten Schichten auf für undotierte und n-dotierte GaN-Verbindungen geeignete nicht gitterangepaßten Substrate zu keiner für eine Lumineszenzdiode hinreichenden 30 Kristallqualität führt.

[0004] Bei einem bekannten Ansatz zur Bekämpfung des oben genannten Problems wird auf die vom Substrat abgewandte Seite der pleitenden Schicht ganzflächig eine für die Strahlung durchlässige Kontaktschicht oder eine zusätzliche 35 elektrisch gut leitfähige Schicht zur Stromaufweitung aufgebracht, die mit einem Bondkontakt versehen ist.

[0005] Der erstgenannte Vorschlag ist jedoch mit dem Nachteil verbunden, daß ein erheblicher Teil der Strahlung in der Kontaktschicht absorbiert wird. Beim zweitgenannten 40 Vorschlag ist ein zusätzlicher Verfahrensschritt erforderlich, der den Fertigungsaufwand erhöht.

[0006] Die Aufgabe der Erfindung besteht zunächst darin, einen Lumineszenzdiodenchip der eingangs genannten An mit einer verbesserten Stromaufweitung zu entwickeln, des- 45 sen zusätzlicher Herstellungsaufwand gering gehalten ist. Weiterhin soll ein Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem derartigen Chip zur Verfügung gestellt werden.

[0007] Die erstgenannte Aufgabe wird mit einem Lumi- 50 neszendiodenchip mit den Merkmalen des Patentanspruches 1 oder des Patentanspruches 3 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der Patentansprüche 2 und 4 bis 6. Bevorzugte Verfahren zur Herstellung eines erfindungsgemäßen Lumineszendiodenchip sind Gegenstand der Patent- 55 ansprüche 7 bis 9. Ein bevorzugtes Lumineszenzdiodenbauelement ist Gegenstand des Patentanspruches 10.

[0008] Bei einem Lumineszenzdiodenchip gemäß der Erfindung ist das Substrat elektrisch leitfähig. Auf das Substrat sind zunächst die n-leitenden Schichten der Epitaxieschich- 60 tenfolge aufgebracht. Auf dieser befinden sich die p-leitenden Schichten der Epitaxieschichtenfolge, gefolgt von einer lateral ganzflächig aufgebrachten reflektierenden, bondfähigen p-Kontaktschicht. Das Substrat ist an seiner von der Epitaxieschichtenfolge abgewandten Hauptstäche mit einer 65 Kontaktmetallisierung versehen ist, die nur eine Teil dieser Hauptsläche bedeckt. Die Lichtauskopplung aus dem Chip erfolgt über den freien Bereich der Hauptfläche des Sub-

strats und über die Chipflanken.

[0009] Das Substrat dient hier vorteilhafterweise als Fensterschicht, die die Auskopplung der im Chip erzeugten Strahlung verbessert. Zur Optimierung der Dicke des Substrat ist dieses vorteilhafterweise nach dem Aufwachsen der Epitaxieschichtenfolge beispielsweise mittels Schleifen und/oder Ätzen gedünnt.

[0010] Bei einem weiteren Lumineszenzdiodenchip gemäß der Erfindung weist der Chip ausschließlich Epitaxieschichten auf. Dazu ist ein Aufwachssubstrat nach dem epitaktischen Aufwachsen der Epitaxieschichtenfolge entfernt. Die p-leitende Epitaxieschicht ist auf ihrer von der n-leitenden Epitaxieschicht abgewandten Hauptfläche im Wesentlichen ganzflächig mit einer reflektierenden, bondfähigen p-Kontaktschicht versehen. Auf der von der p-leitenden Epitaxieschicht abgewandten Hauptsläche der n-leitenden Epitaxieschicht befindet sich eine n-Kontaktschicht, die nur einen Teil dieser Hauptstäche bedeckt. Die Lichtauskopplung aus dem Chip erfolgt über den freien Bereich der Hauptsläche der n-leitenden Epitaxieschicht und über die Chipflanken. [0011] Das Aufwachssubstrat kann in diesem Fall sowohl elektrisch isolierend als auch strahlungsundurchlässig sein und demzufolge vorteilhafterweise allein hinsichtlich optimaler Aufwachsbedingungen ausgewählt werden.

[0012] Der besondere Vorteil eines derartigen sogenannten Dünnfilm-LED-Chips besteht in einer verringerten, idealerweise keiner Strahlungsabsorption im Chip und einer verbesserten Auskopplung der Strahlung aus dem Chip, insbesondere aufgrund der verminderten Anzahl von Grenzflä-

chen mit Brechungsindexsprung.

[0013] Mit beiden erfindungsgemäßen Lumineszenzdiodenchips ist der besondere Vorteil verbunden, daß die Möglichkeit besteht, den Verlustwärme erzeugenden Bereich (insbesondere die p-dotierte Schicht und den pn-Übergang) des Chips sehr nahe an eine Wärmesenke zu bringen; die Epitaxieschichtenfolge ist praktisch unmittelbar an eine Wärmesenke thermisch ankoppelbar. Dadurch kann der Chip sehr effektiv gekühlt werden, wodurch die Stabilität der ausgesandten Strahlung erhöht ist. Ebenso ist auch der Wirkungsgrad des Chips erhöht.

[0014] Bei beiden erfindungsgemäßen Lumineszenzdiodenchips ist aufgrund der ganzflächigen Kontaktierung vorteilhafterweise die Flußspannung reduziert.

[0015] Bei einer bevorzugten Weiterbildung eines erfindungsgemäßen Lumineszenzdiodenchips weist die p-Kontaktschicht eine auf die p-Seite aufgebrachte transparente erste Schicht und eine auf diese aufgebrachte spiegelnde zweite Schicht auf. Dadurch kann die Kontaktschicht auf einfache Weise sowohl hinsichtlich ihrer elektrischen Eigenschaften als auch ihrer Reflexionseigenschaften optimiert werden.

[0016] Bevorzugte Materialien für die erste und zweite Schicht sind Pt und/oder Pd bzw. Ag, Au und/oder Al. Die spiegelnde Schicht kann aber auch als dielektrischer Spiegel. ausgebildet sein.

[0017] Bei einer anderen bevorzugten Weiterbildung weist die p-Kontaktschicht eine PtAg- und/oder eine PdAg-Legierung auf.

[0018] Bei einem erfindungsgemäßen Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip gemäß der Erfindung wird der Chip mit der p-Seite auf eine Chipmontagefläche eines elektrischen Anschlußteiles, insbesondere eines elektrischen Leiterrahmens montiert.

[0019] Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Fig. 1a bis 4e beschriebenen Ausführungsbeispielen. Es zeigen:

[0020] Fig. 1a, eine schematische Darstellung eines Schnittes durch ein erstes Ausführungsbeispiel;

[0021] Fig. 1b, eine schematische Darstellung eines bevorzugten p-Kontaktschicht;

[0022] Fig. 2, eine schematische Darstellung eines Schnittes durch ein zweites Ausführungsbeispiel;

[0023] Fig. 3a bis 3c, eine schematische Darstellung eines Verfahrensablaufes zur Herstellung des Ausführunsbeispieles gemäß Fig. 1a;

[0024] Fig. 4a bis 4e, eine schematische Darstellung eines 10 Verfahrensablaufes zur Herstellung des Ausführunsbeispieles gemäß Fig. 2;

[0025] In den Figuren der verschiedenen Ausführungsbeispiele sind gleiche oder gleichwirkende Bestandteile jeweils mit denselben Bezugszeichen versehen.

[0026] Bei dem Lumineszenzdiodenchip 1 von Fig. 1a ist auf einem SiC-Substrat 2 eine strahlungsemittierende Epitaxieschichtenfolge 3 aufgebracht. Diese weist beispielsweise eine n-leitend dotierte GaN- oder AlGaN-Epitaxieschicht 4 und eine pleitend dotierte GaN- oder AlGaN-Epitaxie- 20 schicht 5 auf. Ebenso kann beispielsweise eine auf GaN basierende Epitaxieschichtenfolge 3 mit einer Doppelheterostruktur, einer Einfach-Quantenwell(SQW)-Struktur oder einer Multi-Quantenwell(MQW)-Struktur mit einer bzw. mehreren undotierten Schicht(en) 19, beispielsweise aus In- 25 GaN oder InGaAlN, vorgeshen sein.

[0027] Das SiC-Substrat 2 ist elektrisch leitfähig und für die von der Epitaxieschichtenfolge 3 ausgesandte Strahlung durchlässig.

[0028] Auf ihrer vom SiC-Substrat 2 abgewandten p-Scite 30 9 ist auf die Epitaxieschichtenfolge 3 im Wesentlichen ganzflächig eine reflektierende, bondfähige p-Kontaktschicht 6 aufgebracht. Diese besteht beispielsweise im Wesentlichen aus Ag, aus einer PtAg- und/oder einer PdAg-Legierung.

[0029] Die p-Kontaktschicht 6 kann aber auch, wie in Fig. 35 1b schematisch dargestellt, aus einer strahlungsdurchlässigen ersten Schicht 15 und einer spiegelnden zweiten Schicht 16 zusammengesetzt sein. Die erste Schicht 15 besteht beispielsweise im Wesentlichen aus Pt und/oder Pd und die zweite Schicht 16 beispielsweise im Wesentlichen aus Ag, Au und/oder A1 oder einer dielektrischen Spiegelschicht. [0030] An seiner von der Epitaxieschichtenfolge 3 abgewandten Hauptfläche 10 ist das SiC-Substrat 2 mit einer Kontaktmetallisierung 7 versehen, die nur einen Teil dieser Hauptfläche 10 bedeckt und als Bondpad zum Drahtbonden 45 ausgebildet ist. Die Kontaktmetallisierung 7 besteht beispielsweise aus einer auf das SiC-Substrat 2 aufgebrachten Ni-Schicht, gefolgt von einer Au-Schicht.

[0031] Der Chip 1 ist mittels Die-Bonden mit seiner p-Seite, das heißt mit der p-Kontaktschicht 6 auf eine Chip- 50 fähigkeit aufweist. montagesläche 12 eines elektrischen Anschlußrahmens 11 (Leadframe) montiert. Die n-Kontaktmetallisierung 7 ist über einen Bonddraht 17 mit einem Anschlußteil 18 des Anschlußrahmens 11 verbunden.

[0032] Die Lichtauskopplung aus dem Chip 1 erfolgt über 55 den freien Bereich der Hauptfläche 10 des SiC-Substrats 2 und über die Chipflanken 14.

[0033] Optional weist der Chip 1 ein nach dem Aufwachsen der Epitaxieschichtenfolge 3 gedünntes SiC-Substrat 2 auf (dies ist in Fig. 1a mit Hilfe der gestrichelten Linien an- 60 gedeutet).

[0034] Das in Fig. 2 dargestellte Ausführungsbeispiel unterscheidet sich von dem der Fig. 1a zum einen dadurch, daß der Chip 1 ausschließlich Epitaxieschichten der Epitaxieschichtenfolge 3 und keine Substratschicht aufweist. Letz- 65 tere wurde nach dem Aufwachsen der Epitaxieschichten beispielsweise mittels Atzen und/oder Schleifen entfernt. Hinsichtlich der Vorteile eines derartigen sogenannten

Dünnfilm-LED-Chips wird auf den allgemeinen Teil der Beschreibung verwiesen. Zum anderen weist die Epitaxieschichtenfolge 3 eine Doppelheterostruktur, eine Einfach-Quantenwell(SQW)-Struktur oder eine Multi-Quantenwell(MQW)-Struktur mit einer bzw. mehreren undotierten

Schicht(en) 19, beispielsweise aus InGaN oder InGaAIN auf. Beispielhaft ist hier auch ein LED-Gehäuse 21 schematisch dargestellt.

[0035] Bei dem in den Fig. 3a bis 3c schematisch dargestellten Verfahrensablauf zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip 1 gemäß Fig. 1a wird zunächst die strahlungsemittierende Epitaxieschichtenfolge 3 auf das SiC-Substrat 2 aufgewachsen (Fig. 3a). Nachfolgend wird auf die p-Seite 9 der Epita-15 xieschichtenfolge 3 ganzflächig die bondfähige p-Kontaktschicht 6 und auf einen Teilbereich der von der Epitaxieschichtenfolge 3 abgewandten Hauptfläche 10 des Substrats 2 die n-Kontaktschicht 7 aufgebracht (Fig. 3b). Diese Prozess-Schritte finden alle im sogenannten Waferverbund statt, wodurch eine Vielzahl von Chips gleichzeitig nebeneinander herstellbar sind.

[0036] Nach den oben beschriebenen Prozess-Schritten wird der Waferverbund in einzelne Chips 1 zertrennt. Die einzelnen Chips werden anschließend mittels Löten jeweils mit der bondfähigen p-Kontaktschicht 6 auf eine Chipmontagefläche 12 eines elektrischen Leiterrahmens 11 montiert (Fig. 3c).

[0037] Das in den Fig. 4a bis 4e schematisch dargestellte Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip 1 gemäß Fig. 2 unterscheidet sich von dem der Fig. 3a bis 3c im Wesentlichen dadurch, daß nach dem Aufwachsen der Epitaxieschichtenfolge 3 und vor oder nach dem Aufbringen der p-Kontaktschicht 6 das Substrat 2 entfernt wird (Fig. 4c). Das Substrat 2 kann in diesem Fall sowohl elektrisch isolierend als auch strahlungsundurchlässig sein und demzufolge vorteilhafterweise allein hinsichtlich optimaler Aufwachsbedingungen ausgelegt werden.

[0038] Nach dem Entfernen des Substrats 2 wird auf die n-Seite 13 der Epitaxieschichtenfolge 3 die n-Kontaktmetallisierung 7 aufgebracht (Fig. 4d), bevor dann analog den oben in Verbindung mit der Fig. 3c bereits beschriebenen Montageschritte erfolgen (Fig. 4e).

[0039] Die Erläuterung der Erfindung anhand der obigen Ausführungsbeispiele ist selbstverständlich nicht als Einschränkung auf diese zu verstehen. Die Erfindung ist vielmehr insbesondere bei allen Lumineszenzdiodenchips nutzbar, bei denen die von einem Aufwachssubstrat entfernt liegende Epitaxieschicht eine unzureichende elektrische Leit-

Patentansprüche

1. Lumineszenzdiodenchip (1), bei dem eine strahlungsemittierende Epitaxieschichtenfolge (3) mit einer n-leitenden Epitaxieschicht (4) und einer p-leitenden Epitaxieschicht (5) auf der Basis von GaN mit der nleitenden Seite (8) auf einem elektrisch leitfähigen Substrat (2) aufgebracht ist und das Substrat (2) für eine von der Epitaxieschichtenfolge (3) ausgesandte Strahlung durchlässig ist, dadurch gekennzeichnet, daß das Substrat (2) elektrisch leitfähig ist, die Epitaxieschichtenfolge (3) auf ihrer vom Substrat (2) abgewandten p-Seite (9) im Wesentlichen ganzflächig mit einer restektierenden, bondfähigen p-Kontaktschicht (6) versehen ist, das Substrat (2) an seiner von der Epitaxieschichtenfolge (3) abgewandten Hauptsläche (10) mit einer Kontaktmetallisierung (7) versehen ist, die

45

nur eine Teil dieser Hauptsläche (10) bedeckt, und daß die Lichtauskopplung aus dem Chip (1) über den freien Bereich der Hauptsläche (10) des Substrats (2) und über die Chipslanken (14) erfolgt.

- 2. Lumineszenzdiodenchip (1) nach Anspruch 1, da- 5 durch gekennzeichnet, daß ein nach dem Aufbringen der Epitaxieschichtenfolge (3) gedünntes Substrat (2) vorgesehen ist.
- 3. Lumineszenzdiodenchip (1) mit einer strahlungsemittierenden Epitaxieschichtenfolge (3) auf der Basis 10 von GaN, die eine n-leitende Epitaxieschicht (4) und eine p-leitende Epitaxieschicht (5) aufweist, dadurch gekennzeichnet, daß der Chip (1) mittels Entfernen eines Aufwachssubstrats nach dem epitaktischen Aufwachsen der Epitaxieschichtenfolge (3) ausschließlich 15 Epitaxieschichten aufweist, die p-leitende Epitaxieschicht (5) auf ihrer von der n-leitenden Epitaxieschicht (4) abgewandten Hauptfläche (9) im Wesentlichen ganzflächig mit einer reflektierenden, bondfähigen p-Kontaktschicht (6) versehen ist und die n-lei- 20 tende Epitaxieschicht (4) auf ihrer von der p-leitenden Epitaxieschicht (5) abgewandten Hauptfläche (8) mit einer n-Kontaktschicht (7) versehen ist, die nur einen Teil dieser Hauptsläche bedeckt, und daß die Lichtauskopplung aus dem Chip (1) über den freien Bereich der 25 Hauptfläche (8) der n-leitenden Epitaxieschicht (4) und über die Chipflanken (14) erfolgt.
- 4. Lumineszenzdiodenchip nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die p-Kontaktschicht (6) eine auf die p-Seite (9) aufgebrachte trans- 30 parente erste Schicht (15) und eine auf diese aufgebrachte spiegelnde zweite Schicht (16) aufweist.
- 5. Lumineszenzdiodenchip nach Anspruch 4, dadurch gekennzeichnet, daß die erste Schicht (15) im Wesentlichen Pt und/oder Pd aufweist und die zweite Schicht 35 (16) Ag, Au und/oder Al aufweist oder als dielektrischer Spiegel ausgebildet ist.
- 6. Lumineszenzdiodenchip nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die p-Kontaktschicht (6) eine PtAg- und/oder eine PdAg-Legierung 40 aufweist.
- 7. Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip (1) auf der Basis von GaN, gekennzeichnet durch die Verfahrensschritte:
 - a) Epitaktisches Aufwachsen einer strahlungsemittierenden Epitaxieschichtenfolge (3) auf ein Substrat (2), das für die von der Epitaxieschichtenfolge (3) ausgesandte Strahlung durchlässig ist, derart, daß eine n-Seite (8) der Epitaxieschichtenfolge (3) dem Substrat (2) zugewandt und eine p-Seite (9) der Epitaxieschichtenfolge (3) vom Substrat (2) abgewandt ist,
 - b) ganzflächiges Aufbringen einer bondfähigen p-Kontaktschicht (6) auf die p-Seite (9) der Epita- 55 xieschichtenfolge (3),
 - c) Aufbringen einer n-Kontaktschicht (7) auf einen Teilbereich einer von der Epitaxieschichtenfolge (3) abgewandten Hauptfläche (10) des Substrats (2),
 - d) Aufbringen des Chips (1) auf eine Chipmontagesläche (12) eines LED-Gehäuses, einer Leiterbahn in einem LED-Gehäuse oder eines elektrischen Anschlußrahmens (11), mit der bondsähigen p-Kontaktschicht (6) zur Chipmontagesläche 65 hin.
- 8. Versahren nach Anspruch 7, dadurch gekennzeichnet, daß vor dem Ausbringen der n-Kontaktschicht (7)

. .


das Substrat (2) gedünnt wird.


- 9. Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip (1) auf der Basis von GaN, gekennzeichnet durch die Verfahrensschritte:
 - a) Epitaktisches Aufwachsen einer strahlungsemittierenden Epitaxieschichtenfolge (3) auf ein Substrat (2), derart, daß eine n-Seite (8) der Epitaxieschichtenfolge (3) dem Substrat (2) zugewandt und eine p-Seite (9) der Epitaxieschichtenfolge vom Substrat (3) abgewandt ist,
 - b) ganzflächiges Aufbringen einer bondfähigen p-Kontaktschicht (6) auf die p-Seite (9) der Epitaxieschichtenfolge (3),
 - c) Entfernen des Substrats (2) von der Epitaxieschichtenfolge (3),
 - d) Aufbringen einer n-Kontaktschicht (7) auf einen Teilbereich der in Schritt c) freigelegten Hauptfläche (13) der Epitaxieschichtenfolge (3), e) Aufbringen des Chips (1) auf eine Chipmontagefläche (12) eines LED-Gehäuses, einer Leiterbahn in einem LED-Gehäuse oder eines elektrischen Anschlußrahmens (11), mit der bondfähigen p-Kontaktschicht (6) zur Chipmontagefläche (12) hin.
- 10. Lumineszenzdiodenbauelement mit einem Lumineszenzdiodenchip gemäß einem der Patentansprüche I bis 9, bei dem der Chip (1) auf einer Chipmontagefläche (12) eines LED-Gehäuses (21), insbesondere auf einem Leiterrahmen (11) oder einer Leiterbahn des LED-Gehäuses, montiert ist, dadurch gekennzeichnet, daß die reflektierende Kontaktmetallisierung (6) auf der Chipmontagefläche (12) aufliegt.


Hierzu 3 Seite(n) Zeichnungen

- Leerseite -

Nummer: Int. Cl.⁷; Offenlegungstag: DE 100 26 255 A1 H 01 L 33/00 8. November 2001








Nummer: Int. Cl.⁷: Offenlegungstag:

DE 100 26 255 A1 H 01 L 33/00 8. November 2001



: !

Nummer: Int. Cl.⁷: Offenlegungstag:

DE 100 26 255 A1 H 01 L 33/00 8. November 2001

